前言

模擬模擬，模擬兩可

江湖總是流傳著模擬難學的傳說，模擬芯片設計難點主要可以總結為如下幾點：

• 器件參數

• 跨越多個學科

• 噪聲和幹擾

• 快速變化的信號

• 仿真和驗證 模擬電路設計需要進行比較復雜的仿真驗證。由於實際電路中會存在很多非理想因素，因此需要進行大量的仿真和分析，以確保電路的性能和工作狀態達到要求。

雖然很難，但是大師們卻又都說模擬設計中蘊含著巨大的魅力，令人神往。

下面開始我們介紹模擬芯片設計的整個流程，看能否激起大傢都模擬芯片設計的興趣

總覽

模擬芯片設計流程

分步詳解

電路圖設計

電路設計基本技能要求： – 掌握基本的電路理論和分析方法，包括放大器、濾波器、穩壓電路等。 – 熟悉各種主要的模擬電路元器件，如運算放大器、電阻、電容、二極管等。 – 瞭解各種模擬電路的設計方法，例如反饋電路、比較器電路、振蕩器電路等。 – 具備良好的模擬電路設計經驗和實踐能力，熟悉常用的電路仿真和分析工具，如LTSpice、PSpice等。

在進行模擬芯片的電路圖設計時，通常需要根據所需功能和性能要求來確定電路結構和參數，然後使用相應的電路設計工具進行模擬和驗證，不斷進行調整和優化，直到滿足設計要求為止。

以candence為例，電路圖編輯界面如下所示：

電路圖設計

版圖設計

模擬版圖設計的要點包括：

• 確保規范的工作環境，包括合適的燈光、通風等條件。
• 根據設計要求選擇合適的工藝庫（Process），例如TSMC、UMC、SMIC等。
• 瞭解器件庫（Cell Library）中每個元件的特性和參數，以及如何使用和調整它們。
• 選取合適的雷電保護、ESD保護和EMC設計措施。
• 進行DRC（Design Rule Check）、LVS（Layout Versus Schematic）等驗證工作，確保設計符合工藝規范和原理圖。
• 合理佈局，如擺放具有相似功能的電路元件，並使用dummy管等技術來減少阱偏效應等影響。
• 執行信號線編輯和優化，縮短信號傳輸路徑和降低信號衰減。
• 優化功耗、面積和性能等指標，如采用代價函數、自動佈線等技術。

在進行模擬版圖設計時，常用的EDA工具有Cadence Virtuoso、Mentor Graphics等

版圖設計

規則檢測：DRC&LVS

DRC原理：

DRC是一種基於設定的規則來檢查版圖設計是否符合特定規范要求的工具。它可以檢測到許多設計問題，如過程偏差、器件數太少或太多、深尺寸過小等。在DRC檢查完成後，會生成一個錯誤列表，其中包含所有未滿足規則的設計部分。設計人員需要對這些問題進行逐一排查和解決，以確保設計符合規范。

DRC

LVS原理：

LVS是一種將原理圖與版圖進行比較的工具，以確保它們之間的一致性。它使用電路仿真技術來識別並修復原理圖和版圖之間的任何匹配問題。在這個過程中，會檢查元件名稱、數量、大小、連接等信息，以確保版圖反映瞭原理圖的正確性。如果存在不匹配的情況，LVS將生成一個錯誤報告，列出兩個文件之間的任何不一致之處。

LVS

DRC和LVS用途：

在模擬電路設計中，DRC和LVS通常是版圖設計的最後一步，以確保設計的正確性和可制造性。通過使用DRC和LVS，設計人員可以檢查佈局是否符合特定的規范，以及電路是否與原理圖一致。通過這種方式，可以幫助設計人員在制造之前及時發現錯誤，並提高設計自動化的水平。

佈局規劃：Floor Planning

intel cpu的佈局規劃

規劃時需要考慮的因素：

• 電路模塊的大小、形狀和樣式；
• 各個模塊之間的通信和交互方式；
• 模塊之間的佈線需求；
• 器件和引腳的位置和數量；
• 電源和接地網絡、射頻層、信號間隔等不同層次的要求；
• 內存和緩存的配置和佈局等。

Floor Planning工具常用功能：

• 手動佈局和自動佈局；
• 可調整大小和旋轉的單元格；
• 與其他EDA工具的集成，如DRC、LVS等；
• 外部文件導入和導出等。

通過Floor Planning工具，設計團隊可以快速測試和優化芯片的不同佈局方案，並評估每個方案的優缺點，以找到最終的佈局解決方案。

Dummy 填充

dummy 填充以及優化

作用：

Dummy填充主要用於解決一些物理效應，如阻抗、反向漏電和漏電流等，提高芯片的電氣性能和可靠性。

設計時需要註意的要點：

• 確定填充的目的和需求：在進行Dummy填充設計之前，必須明確所要解決的問題以及Dummy填充的具體目的和需求。這些可能包括電氣特性的改進、阻止異相偏差、防止膨脹和收縮等。
• 確定填充的形狀和大小：根據具體的需求，確定填充所需的形狀和大小，通常采用矩形或多邊形的形式，並根據層數的需要進行調整。
• 在合適的位置添加Dummy填充：在芯片版圖中添加Dummy填充的位置通常包括行末、列末和芯片的四周。還可以在一些特定的區域添加Dummy填充來解決一些特定的物理效應。
• 避免不必要的Dummy填充：在設計過程中，為瞭避免不必要的花費，應盡量減少Dummy填充的數量並保持整潔。此外，Dummy填充應該保證在不影響佈局和可靠性的前提下盡量減小面積和長度。
• 進行DRC和LVS檢查：Dummy填充的設計過程中，需要進行DRC和LVS等驗證以保證填充的正確性和可制造性。

版圖後DRC&LVS

post layout

註意的事項：

• 版圖設計規則：在進行DRC和LVS檢查之前，必須準確瞭解所使用的每個工藝庫的規則和限制，並按照這些規則執行版圖設計。
• 保證版本一致性：在進行DRC和LVS檢查之前，必須確保版圖和原理圖版本是一致的，並且版圖正確地表示瞭原理圖的所有元件和連接方式。
• 前置檢查：在運行DRC和LVS之前，必須進行前置檢查，包括檢查器件的尺寸、電容和電感等參數的正確性，並確保網表模型和LVS模型的一致性。
• 設置DRC和LVS規則：在進行DRC和LVS檢查之前，必須明確設置每個規則和限制，以確保可以準確地檢查設計中存在的問題。
• 運行DRC和LVS檢查：在設置好規則和限制後，運行DRC和LVS檢查以識別和解決任何物理設計錯誤和電路不一致問題。
• 解決錯誤：如果在DRC和LVS檢查中發現任何錯誤，則必須及時對錯誤進行分析和解決，並確保設計的正確性，並再次運行DRC和LVS檢查以驗證修復後的版本。

GDS文件

GSD文件包含信息：

• 層次結構和頂層結構：GSD文件描述芯片的不同層和頂層結構，包括金屬層、多晶矽層、掩膜層、膠片層等。
• 幾何信息：包括芯片各個部位的尺寸、形狀、位置以及與其他部位的連接方式等。
• 特殊功能區域：如聯排、防抖動區域、紋理區、DPJ (Diffusion Pocket Junction) 等。
• 材料屬性信息：描述每個層的材料類型、介電常數、厚度等。

GSD文件可以通過不同的軟件生成，如Tanner L-Edit、Cadence Virtuoso等。 生成GSD文件後，需要根據需要，將GSD文件轉換為其他格式，如SPICE模型，以進行進一步的仿真和分析。

總之，GSD文件是半導體工藝模擬軟件中的重要文件，它是芯片設計和制造中的關鍵部分，可以提供有關芯片結構和幾何信息的詳細描述，並為後續的仿真和分析提供依據。

流片：tape out

流片

註意事項：

• 設計規則檢查 (DRC) 和物理驗證 (LVS)：在進行tape out之前，一定要進行完整的設計規則檢查和物理驗證，以確保設計符合制造商的要求和規范。
• 芯片層次結構：確保芯片的層次結構和版本信息準確無誤，並且與制造商的要求相符。
• 校準格柵：在進行芯片tape out時，需要給出正確的校準格柵信息，確保制造商能夠準確地定位電路的位置和大小。
• 資料提交：確定自己持有所有必需資料，並且資料表單已提交並審核。
• 版本控制：確保在進行tape out之前，對於設計中的所有版本和更改都做好瞭記錄，並且能夠輕松地跟蹤每個版本的變化。
• 封裝和引腳：確保所選用的芯片封裝符合制造商要求，芯片的引腳數和位置準確無誤。
• 確認生產計劃：在進行tape out之前，確定芯片制造商的生產計劃和時間表，以確保在規定時間內收到芯片。
• 安全：確保在進行tape out時，數據的安全性得到保證，如加密文件、簽名等。

矽後測試驗證

矽後測試

矽後測試驗證通常包括以下幾個方面：

• 功能測試：檢測芯片是否按照設計的預期功能正常工作。
• 電學測試：使用各種測試方法進行檢測，例如直流參數測試、AC 參數測試、功耗測試、時鐘測試等等。
• 可靠性測試：測試芯片是否滿足產業標準或者芯片制造商自己的規范要求，例如溫度、壓力、濕度等環境測試，以及EMI/EMC、ESD、LATCH UP等測試。
• 系統級測試：將芯片整合到完整系統中，並進行測試檢驗。

矽後測試驗證是確保芯片在制造和生產中的正確性和效率的重要步驟。然而，矽後測試驗證也存在著一定的成本和時間。因此，在設計階段時，應該盡可能全面地考慮芯片在制造和生產過程中可能遇到的問題，並預先設計出可靠、穩定的芯片設計方案，以減少芯片矽後測試驗證的成本和周期。

ECO和量產

Engineering Change Order(ECO)

• 設計變更：芯片 ECO 設計要點之一是設計變更。在設計變更時，需要對芯片的電路圖、版圖、工藝參數等進行修改和優化，以確保芯片的質量和生產效率。設計變更需要遵循生產工藝和規范，以確保芯片的穩定性和可靠性。
• 工藝變化：芯片 ECO 設計要點之二工藝變化。工藝變化可能導致芯片的佈局、封裝、測試等方面的變化。工藝變化需要根據新的工藝要求進行設計和優化，以確保芯片的質量和生產效率。
• 批量測試：芯片 ECO 設計要點之三批量測試。在芯片 ECO 過程中，批量測試需要重新進行，以確保芯片的質量和可靠性。批量測試需要遵循新的測試規范和要

量產階段的註意事項

• 生產線需要保持高度自動化和高效運作，以確保芯片的生產效率和質量。
• 芯片的包裝和標記需要準確無誤，以確保芯片的可追溯性和識別性。
• 芯片的儲存和運輸需要符合防潮、防振、防盜等要求，以確保芯片在運輸和儲存過程中不受損害。
• 生產線需要進行嚴格的質量控制和檢測，以確保芯片的質量和可靠性符合質量標準。

後記

芯片設計雖然已經很難，但是量產並不是終點。

芯片設計出來之後，還需要代理商、分銷商、市場推廣、評估板、FAE、產品demo、方案商等等一系列的工作，才能將芯片變成我們每個人所使用的的電子產品。

refs

• https://zh.wikipedia.org/wiki/%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E7%89%88%E5%9B%BE
• https://en.wikipedia.org/wiki/Design_rule_check
• https://en.wikipedia.org/wiki/Floorplanning
• https://www.einfochips.com/blog/guidelines-for-a-successful-tapeout/
• https://miscircuitos.com/design-process-of-chips-asics-flow-from-design-to-tapeout/