您的位置 首页 kreess

低噪聲放大電路設計——ATF-54143

0、知識儲備一個低噪聲放大器(LNA)的核心指標就是噪聲系數和增益以及穩定性,在整個有用頻率范圍內不會振蕩,且這種放大器的典型工作狀態是A類,其特征是偏置點大約處於所使用器

0、知識儲備

一個低噪聲放大器(LNA)的核心指標就是噪聲系數和增益以及穩定性,在整個有用頻率范圍內不會振蕩,且這種放大器的典型工作狀態是A類,其特征是偏置點大約處於所使用器件的最大電流和電壓能力的中心。

特別是在接收機應用中,前置放大器的噪聲系數需要盡可能低,在整個系統的噪聲特性上,接收機前端的第一級起決定性作用。對於一個放大器,通常不可能同時獲得最小噪聲和最大增益,所以必須進行某種程度的折中。因為以上原因往往放大器的第一級不需要做阻抗匹配,隻需要獲得盡可能小的噪聲即可。

低噪聲放大器都是按照噪聲最佳匹配進行設計的,噪聲最佳匹配點並非最大增益點,因此增益G要下降。噪聲最佳匹配情況下的增益稱為相關增益。通常,相關增益比最大增益大概低2~4dB。

(1)噪聲系數NF

放大器的噪聲系數NF定義如下:

噪聲系數的物理含義是:信號通過放大器之後,由於放大器產生噪聲,使信噪比變壞,信噪比下降的倍數就是噪聲系數。

多級級聯放大器的噪聲系數公式:

可以看出第一級噪聲系數對整個系統的噪聲特性貢獻最大。

(2)靈敏度

從上式中可以看出,一旦系統帶寬和信噪比確定瞭,對系統的靈敏度起決定性作用的就隻有NF瞭。

1、設計目標

①工作頻率2.4~2.5 GHz ISM頻段②噪聲系數NF<0.7dB③增益Gain>15dB④輸入駐波VSWRin<1.5,輸出駐波VSWRout<1.5

2、設計步驟

總覽:

(1)下載並安裝晶體管的庫文件以及所需的S2P文件

(2)直流掃描分析

(3)偏置電路設計

(4)穩定性分析

(5)噪聲系數圓和輸入匹配

(6)最大增益的輸出匹配

(7)匹配整體參數優化

(8)版圖的設計

(9)原理圖——版圖聯合仿真(co-simulation)

(10)非線性分析

(1)下載並安裝晶體管的庫文件

下載該晶體管的ADS模型(atf54143_010407.zap),然後進入ADS主界面,執行菜單命令【File→Unarchive Workspace or Project】,釋放此文件(系統自動新建一個工程文件)

釋放後得到原理圖文件和symbol

(2)直流分析DC Tracing

設計LNA的第一步是確定晶體管的直流工作點

根據datasheet大致設置靜態工作點的參數掃描范圍:Vgs:0~1V,Vds:0~5V

插入DC_FET_T模版,把atf54143的symbol拖動到原理圖中

後續查看datasheet,可以看到噪聲、增益、OIP3與Vds和Igs的關系,從而確定晶體管工作點

可以看到,在2GHz的時候,當Vds=3V且Ids=60mA時,Fmin僅僅比Ids=20mA時高瞭0.1dB,但是OIP3卻高出瞭很多。綜合考慮,ATF54143直流工作點就設為Vds=3V、Ids=60mA。

由於後面報錯:The default dataset for this display does not match the dataset produced by the simulation. Would you like to change the default dataset from,所以在進行直流分析後將該Cell刪除。

(3)偏置電路的設計

第一階段:在工具欄的控件下拉菜單中選擇"Transistor Bias",雙擊"DA_FETBias1",進行參數設置

自動設計偏置電路【Design Guide→Amplifier→Tools→Transistor Bias Utility】

在“Bias Network Selection”對話框裡面有3個偏置網絡可以選擇,在另外兩個偏置網絡裡面,晶體管的源極是有電阻的,但通常在LNA的設計中,S極隻接反饋電感(微帶線),所以選用第一個偏置網絡。

自動生成的偏置電路:

加DC控件進行仿真,【Simulate→DC Annotation→Annotation voltage/Annotation Pin Current】顯示各節點電壓和電流值

由於電阻值R1、R2和R4不是常規標稱值,後面會用相近的常規標稱值電阻代替。

第二階段:用常規標稱電阻值重建原理圖

(4)穩定性分析

第一階段:

從晶體管放大器理論可知,隻有絕對穩定系數K>1,放大器電路才會穩定,直接仿真K<1,不穩定。使系統穩定的最常用的辦法就是加負反饋,本例在PHEMT的兩個源極加小電感作為負反饋。

第二階段: 下面就把理想的DC_Feed元器件改成實際真實的器件,選用ATC公司的電容和電感。在原理圖中,晶體管柵極扼流電路采用ATC0806WL6R8的串聯電感和ATC600S270的旁路電容,隔直電容用ATC600S270。註:vert旁路電容,horiz隔直電容

第三階段:把晶體管源極的兩個接地電感換成短路微帶線。一方面是因為這兩個電感值太小(0.45nH),實際的分立電感很難做到;另一方面是因為從調節這兩個電感值就可以發現,這兩個電感值很小的改變,就會對整個電路的穩定性產生很大的影響。由於分立電感本身的誤差和寄生參數等影響太大,所以用微帶線來代替。

用微帶線就需要知道微帶線的長度和寬度:

式中,l是微帶線的長度(單位inch);L是電感值(單位nH),Zo就是PCB上微帶線的特征阻抗。同時這裡采用RO4003射頻板,=3.38

首先設定微帶線寬度為0.5mm,利用Start Linecale工具算出特征阻抗為79Ohm,在利用上述公式算出長度為0.92mm(1in=25.4mm)

因為考慮瞭接地過孔等因素,所以相對更精確。再次調節變量L的值,得到一個更滿意的穩定性系數。這裡設置L=1.15。

(5)噪聲系數圓和輸入匹配

在這之前要瞭解nf,nf(1),nf(2),NFmin的區別

1、一般對於兩端口器件來說,NFmin是器件能達到的最小噪聲系數,nf(2)是實際的噪聲系數。

2、nf就是nf(1)和nf(2),就像S參數的S一樣,nf(1)就是1端口的噪聲,通常我們仿真時是1端口是放大器的輸入,2端口是輸出,那麼nf(2)就是真正的噪聲。如果2端口輸入,1端口輸出,nf(1)就是我們要的噪聲。

3、同樣的,當仿真4端口器件時,就會出現nf(3)以及nf(4)。

總結:噪聲系數(nf)的數量和S參數類似,跟端口數量有關系。

第一階段:

仿真噪聲系數(NFmin)需要在S參數仿真控件裡把計算噪聲的功能打開

從NFmin的圖上可以看出,2.45GHz時最小的噪聲系數為0.442dB。接下來就是要設計一個適當的輸入匹配網絡來達到這個最小噪聲。

第二階段:

設置S-Parament仿真控件為單頻點仿真,頻點為2.45GHz

加入“NsCircle”和“GaCircle”控件,“NsCircle1=ns_circle(,NFmin,Sopt,Rn/50,51,3,0.1)”,返回該頻率的NFmin、NFmin +0.1dB、NFmin+0.2dB的3個等噪聲圓,“GaCircle1=ga_circle(S,,51,3,0.5)”,返回該頻率的maxgain、Maxgain-0.5dB、Maxgain-1dB的3個等增益圓。

上圖中,m1是LNA有最大增益時的輸入端阻抗,此時可獲得增益約為15.6dB;m2為LNA有最小噪聲系數時的輸入端阻抗,此時可獲得最小噪聲指數為0.442dB。但是這兩點並不重合,即設計時必須在增益和噪聲指數之間作一個權衡和綜合考慮。

對於低噪聲放大器,尤其是第一級放大器,優先考慮噪聲系數,所以輸入端阻抗就定為m2點的最小噪聲系數阻抗Z0*(0.484-j*0.321),其中Z0為50Ohm,輸入端阻抗就為24.2-j*16.1Ohm。m2處的增益大約為14.6dB(參考m2旁邊的m3點)。為瞭達到最小噪聲系數,在晶體管的輸入端需要一個,而整個電路的輸入阻抗為Z0=50Ohm,所以需要輸入匹配網絡把(m2處阻抗的共軛,即24.2+j*16.1Ohm)變換到輸入阻抗50Ohm

註:往前看往後退是加元件(匹配),而往前看往前退是減元件(錯誤匹配)

同時註意方向問題:

為從端口處看向網絡的輸入阻抗類似S11,此處的impedance是從網絡看向端口的阻抗,即

單頻點檢驗匹配情況,如下圖可見m1已經完全匹配至50Ohm(原理圖發生改變,m1點同上面的m2點)

可見整個電路的噪聲系數nf(2)在2.45GHz處等於NFmin=0.442dB,說明在該點的噪聲系數已經達到瞭最優化。

第三階段:

在晶體管輸入端的隔直電容會導致電路結構復雜,所以需要把隔直電容移到源端即把隔直電容移到輸入匹配網絡和源端Term之間,同時把匹配後的子電路復制到原理圖中,之後再通過調諧兩段傳輸線的長度以致達到一個較小的噪聲系數和輸入反射系數S11。

(6)最大增益的輸出匹配

在一個低噪聲放大器裡面隻有輸入匹配電路對噪聲系數有影響,輸出匹配電路對噪聲沒有影響。所以,在輸出匹配裡面主要考慮增益。

第一階段:

加入Zin控件並設置

第二階段:

把匹配後的子電路復制到原理圖中,同時把理想傳輸線轉換為實際微帶線,並進行變量優化使仿真結果達到滿意值。

(7)原理圖-版圖聯合仿真(co-simulation)

本文未按照參考書設計,隻是把微帶線轉為實際版圖進行聯合仿真。

從仿真結果來看,S11和S22在設計頻段都在-10dB以下,噪聲參數為0.492dB,這與原理圖電路仿真有一定的區別,原因主要:①layout在設計的時候,考慮到佈線的需要,與原理圖layout有一定的區別;②原理圖電路在仿真時沒有考慮到分立元器件及其走線的分佈參數問題,也沒有考慮接地的問題(原理圖電路等於是理想接地),但沒有本質的區別。通常情況下還要對版圖進行進一步的修改,在整個LNA的實物做出來以後,也要進行詳細的測試和調試工作才能把最終的低噪聲放大器的電路確定下來。

(8)非線性分析(大信號仿真分析:P1dB、IIP3等)

新建原理圖,選用HB1ToneSwptPwr模版,並添加節點Vin和Vout,加入電流探針I_Probe,同時插入HARMONIC BLANCE控件,分析到5次諧波(Order=5)

從仿真結果可以得出,該放大器在輸出功率為+6dBm以下時,其輸出三階分量抑制為-70dBc以下,隨著輸入功率增大,輸出三階分量會逐漸惡化,這與放大器使用的晶體管ATF54143作為一個低噪聲小信號晶體管的特性是相符的。小信號低噪聲晶體管一般在接收通道中作為前端使用,自身的三階交調抑制是有限的,也不作為設計的一個首要指標。接收通道的低噪聲放大器前加限幅器或者衰減器都是為瞭照顧低噪聲放大器此項特性。如果仿真的是一個中功率放大器,則其三階交調性能就是其一個重要性能。

————————————————

版權聲明:轉載自CSDN博主「冬冬甜甜槍」
原文鏈接:https://blog.csdn.net/weixin_42340855/article/details/125562485?spm=1001.2014.3001.5501

发表回复

您的电子邮箱地址不会被公开。 必填项已用 * 标注

返回顶部